[®] 公開特許公報(A) 平1-291540

®Int. Cl. 4

識別記号

庁内整理番号

❸公開 平成1年(1989)11月24日

H 04 J 11/00

B - 8226 - 5K

審査請求 未請求 請求項の数 1 (全8頁)

ᡚ発明の名称		復調回路							
							3-120517 3(1988) 5月19日		
@発	明	者	青	野	芳	民	神奈川県川崎市中原区上小田中1015番地内	富士通株式会社	
@発	明	者	岩	松	隆	則	神奈川県川崎市中原区上小田中1015番地 内	富士通株式会社	
⑫発	明	者	斉	藤	正	勝	神奈川県川崎市中原区上小田中1015番地	富士通株式会社	

内

勿出 願人 富士通株式会社 神奈川県川崎市中原区上小田中1015番地

個代 理 人 弁理士 青木 外4名

明

1. 発明の名称 復調回路

2. 特許請求の範囲

1. 第1および第2中間周波(fire , fire) によりそれぞれ変調された送信側 (SND) から の第1および第2変調信号(S1,S2)を受信 し、それぞれ第1および第2再生搬送波(fc1, 「 c1)を用いて復調を行う第1および第2復調部 (11,21) ならびにその復調された第1および第 2 復調信号 (S11, S21) より第1 および第2 復 調データ(DT1.DT2)をそれぞれ再生する第1 および第2主識別部 (12,22) を有する第1 およ び第2系統 (10,20) に区分されてなる復調回路 において、

前記第1および第2再生搬送波([c:, [c:) の相互間の周波数差 (△ f) を検出する周波数差 検出部(31)を有し、

前記第1系統(10)内において、前記第1再生 嫩送波(「 ε ι)に同期したクロック(CK 1)で前

記第2復調部(21)からの前記第2復調信号 (S21) をディジタル変換する第 1 副識別部 (13) と、該第1副識別部(13)からの第1副識別信号 (S13) に対し前記周波数差 (Δf) に応じた補 價を加える第1補償部 (14) と、前記第1 復調デ ータ (DT1) に該第1補償部 (14) の出力を加え て前記第2系統 (20) から前記第1系統 (10) へ の干渉成分を除去する第1加算部 (15) を設け、 ・前記第2系統 (20) 内において、前記第2再生 搬送波(fcz)に同期したクロック (CK2) で前 記第1復調部(11)からの前記第1復調信号 (S11) をディジタル変換する第2 創識別部 (23) と、該第2副識別部(23)からの第2副識別信号 (S23) に対し前記周波数差 (A I) に応じた補 價を加える第2補價部 (24) と、前記第2復調デ ータ (DT2) に該第2補償部 (24) の出力を加え て前記第1系統 (10) から前記第2系統 (20) へ の干渉成分を除去する第2加算部 (25) を設ける ことを特徴とする復調回路。

3. 発明の詳細な説明

(紐 要)

第1および第2中間周波によりそれぞれ変調された送信側からの第1および第2変調信号を受信し、それぞれ第1および第2再生搬送波を用いて復調を行う第1および第2復調部ならびにその復調された第1および第2復調信号より第1および第2復調データをそれぞれ再生する第1および第2主識別部を有する第1および第2系統に区分されてなる復調回路に関し、

ディジタル化に適し、簡単な構成で実現できる 復調回路を提供することを目的とし、

前記第1および第2再生搬送波の相互間の周波 数差を検出する周波数差検出部を有し、前記第1 系統内において、前記第1再生機送波に同期即した クロックで前記第2復調部からの前記第2復調部 号をディジタル変換する第1副識別部と、該第1 副識別部からの第1副識別信号に対し前記周波 差に応じた補償を加える第1補償部と、前記第1 復調データに該第1補償部の出力を加えて前記第 2 系統から前記第1 系統への干渉成分を除去する 第1加算部を設け、前記第2 系統内において、前 記第2 再生機送波に同期したクロックで前記第1 復調部からの前記第1 復調信号をディジタル変換 する第2 副識別部と、該第2 副識別部からの第2 翻識別信号に対し前記周波数差に応じた補償部と、前記第2 復調データに該第2 補償部の出力を加えて前記第1 系統から前記第2 系統への干渉成分を除去する第2 加算部を設ける ように構成する。

(産業上の利用分野)

本発明は、第1中間周波により変調された送信側からの第1変調信号を受信し、第1再生機送波を用いて復調を行う第1復調部ならびにその復調された第1復調信号より第1原データを再生する第1主識別部を有する第1系統と、第2中間周波により変調された前記送信側からの第2変調信号を受信し、第2再生搬送波を用いて復調を行う第2復調部ならびにその復調された第2復調信号よ

り第2原データを再生する第2主識別部を有する 第2系統とに区分されてなる復調回路に関する。

例えば多値QAM等のディジタル無線伝送シス テムでは周波数の利用効率を高めるため種々の手 法が試みられている。1つにはそのQAMの多値 数を4→8→16…の如く増加させる方法がある。 また第1系統と第2系統に区分して伝送するとい う方法もある。本発明はこの後者の方法を前提と するものである。例えば第1系統として V (vertical) 偏波を用い、第2系統として H(horizontal) 偏波を用いるというものであり、 いわゆるCO-CHANNEL伝送を形成する。別の態様と しては、VまたはHのいずれかの片偏波を用い、 その中で第1系統として第1の周波数帯域を用い、 第2系統として第2の周波数帯域を用い、かつこ れら第1および第2の周波数帯域は、一方の髙周 波領域と他方の低周波領域とが重なりあう程近接 している。なお上配いずれの場合であっても、上 記第1系統と第2系統はそれぞれ』(In-phase)チ ャネルとQ(quadrature)チャネルから構成される。 また、以下の説明は、VおよびH偏波をそれぞれ 第1および第2系統とするCO-CHANNEL伝送を主と して例にとる。

(従来の技術)

上記CO-CHANNEL伝送等では、第1系統および第 2系統間の干渉、すなわちV偏波のH偏波への干 渉ならびにH偏波のV偏波への干渉が問題となる。 この干渉の度合は例えばフェージングの発生によ って急に高くなり、データ伝送の誤り率を高くし てしまう。

このような一方の系統から他方の系統への干渉 成分を除去するための手段が必要となる。従来 にの干渉成分除去手段として、いわゆるローカル非同期のもとで実現される手段とローカル非同期のもとで実現される手段が知られている。前者の にローカル同期形の手段においては一方の系統のローカル信号を一致させてお に伝え、 両系統のローカル信号を一致させてお く必要がある。このことは逆に言えば一方の系統

のローカル信号に異常が発生したとすると、この 異常は即座に他方の系統に波及し、一瞬のうちに システムダウンとなってしまう。これはシステム の信頼度を悪化させることになる。したがって本 発明はこのような欠点のない、前述した後者の手 段、すなわちローカル非同期形の手段を前提とす る。

(発明が解決しようとする課題)

 イオードミキサによって構成されることからアナログ部品が増え、復調回路のLSI化に支障となるという問題が生ずる。

本発明は、ディジタル化に適し、簡単な構成で 実現できる復調回路を提供することを目的とする ものである。

(課題を解決するための手段)

路30の第2系統20に印加される。

復調回路 3 0 内にはまず周波数差検出部 3 1 が 設けられる。周波数差とは、第 1 および第 2 系統 10 . 20 の第 1 再生機送波「 c. と第 2 再生機送波 「 c. との差 (Δ ſ) のことである。なお、これら 機送波の再生手法は従来どおりであり、図示をも 略する。さらに、第 1 系統 1 0 内においては、ま ず第 1 復調部 (DEM) 11が設けられ、復調されたま 1 復調信号 S 11 は第 1 主識別部 (A / D) 12 に印加さ れる。該識別部 1 2 は A / D (Analog / Digital) コンバータであり、ここで第 1 復調データDT 1 を 生成する。

・上記の第1系統10の構成は第2系統20についても同様であり、第2復調信号S21を出力する第2復調部21と、第2復調データDT2を生成する第2主識別部22とがある。なお、第1および第2クロックCK1.CK2にて識別動作を行うが、これらクロックはDATA1,DATA2にそれぞれ同期したクロックである。このためにクロック再生部(BTR:

Bit Timing Recovery) 1 6 および 2 6 があるが、 これらは公知のものである。

本発明の特徴的構成は、第1系統10内において、第2復調部21からの第2復調信号S21を第1クロックCK1でディジタル変換する第1副識別信号S13に対し前記周波数差 4 に応じた補償を加える第1補償部14と、第1補償部14の出力を第1復調データOf1に加える第1加算部15である。

上記の構成は第2系統20についても全く同様であり、第2クロックCK2にて、他の系統からの第1復調信号S11を識別する第2副識別部23と、その第2副識別信号S23に対し周波数差 4 に応じた補償を加える第2補償部24と、この補償出力を第2副識別部23からの第2復調データDT2に加える加算部25とを備える。加算部15および25の出力に所定の処理(図示せず)を加えて、再生データDATA1およびDATA2を得る。

(作用)

第2系統20から第1系統10への干渉を除去 するために、第2系統20での復調信号、すなわ ち第2復調信号S21を、第1系統10内に導入し、 第1主識別部12とは別の第1副識別部13でそ の第2復調信号S21の復調データをS13として得 る。この復調データS13は第1系統10内のクロ ックCKlで得られたものであり、本来の復調デー タDT1に含まれる、第2系統20からの干渉成分 に等しい。ところが現実にはこの干渉成分(DT1) に含まれるもの)は、第1復調データS13と完全 には一致しない。なぜなら、第1副識別部13に 入力される、第2系統20からの第2復調信号 S21は第2系統20に固有の再生搬送波 (czで復 調されたものだからである。なお一般的には第1 および第2再生搬送波〔c1、〔c2の周波数が完全 に一致することはあり得ず、例えば数 100Hz程度 のずれは免れない。これが前述の周波数差 (Δ1) である。

そこで、この周波数差 A 「をもって、第2系統

20の座標系で表された第1副識別信号S13を、第1系統10の座標系で表された第1副識別信号、すなわち補償信号に変換する。この座標変換は第1補償部14で行われ、第1加算部15で第1復調データDT1に加えて第2系統からの干渉成分を除去する。ここに座標系とは、直交する既述の「チャネルおよびQチャネルで規定される座標系を意味する。

上記の構成は第2系統20においても全く同様 に適用される。

かくして既述した、復調部のハードウェア量の 増大を伴うことなく、また I C 化が容易な復調回 路が実現される。なぜなら副識別部13.23,補償 部14.24,加算部15.25は簡単なロジック回路の みで構成できるからである。

(実施例)

第2図は第1図における送信側の一例を示す図 である。ただし送信側SNDそのものには本発明 の特徴はない。本図中の原データDATA1、DATA2、

変調器(MOD1・MOD2) については既に述べたとおりであり、変調器からの信号は、アップコンパータ(ローカル信号 f_{s1} 、 f_{s2})をなす I F (中間周波) $\rightarrow \mu$ 波(マイクロ波)変換器および高出力増幅器 (IIPA)を通してアンテナ A N T より受信側に送信される。なお、MOD1 および MOD2 はそれぞれ I チャネルおよび Q チャネルの直交信号を処理する。

図である。アンテナANTで受信された変調信号 (第2図のS1,S2) はローノイズアンプ (LNA)41,51にそれぞれ印加さた後、ダウンコン バータ (ローカル信号 f m) をなす μー I F 変換 器41,52で中間周波信号となる。これより後段の 構成は第1図の構成と実質的に同じである。なお、 本実施例では既述の第1および第2系統(10,20)

第3図は本発明に係る復調回路の詳細例を示す

第1図の復調回路30で示した第1補償部 (COM) 14は第3図中、座標回転器(ROT) 44および 45で示される。第2補償部24についてもROT 54

としてV偏波系とH偏波系を用いた場合を示す。

および55で実現される。なお、ROTの具体例は 後述する。

ROT 44および54の各後段には干渉雑音キャンセラ(INC:Interference Noise Canceller) 45 および55 が設けられ、これらを通して加算部15 および25 にそれぞれ入力される。なお、このINCの構成は通常のトランスパーサル等化器とほぼ同じものである。またトランスパーサル等化器は第3図中EQL 43および53として、主識別器(A/D)12および22と加算部15および25との間にそれぞれ挿入される。

第4図は復調回路内の周波数差検出部の具体例を示す図である。周波数差検出部31は、再生機送波「 c_1 および「 c_2 の周波数差 Δ 」を検出し、かつこれを次段の回路に適した形で、例えば sin0 信号および $cos\theta$ 信号として第3図の座標回転器 (ROT) 44、54に入力する。 $sin\theta$ および $cos\theta$ は、リードオンリーメモリ(ROM) 71および 72と、これらメモリをアクセスするためのアドレスを出力するアップ/ダウン (U/D) カウンタ70とに

より生成される。すなわち、メモリ71.72および カウンタ70は、いわゆる無限移相器を形成する。

上記「 c_1 および「 c_2 の周波数差 Δ 」はミキサ 6 4 のピート信号として出力され、コンパレータ (CMP) 65においてディジタル信号とした後、逓倍器 (66・67・68) を経て、カウンタ70のクロック端子 C L K へ印加される。参照番号 6 6 は周数 (「)一電圧 (V) 変換器、6 7 は P 倍の掛算器、6 8 は V → 「変換器である。この逓倍器は、 Δ 「が数 100Hzと小さいことに鑑み、分解能を上げるために用いられる。P は、カウンタ70の桁数がmであるとすると(mピットカウンタ)、P=2 である。

かくして、周波数差 Δ f の変動に追従して座標系の回転量を sin θ 信号および cos θ 信号として出力する。この場合、その座標系の回転が右まわりか又は左まわりかを決める必要があるが、そのために、カウンタ 7 0 のアップ/ダウン (U/D) 制御入力にコンパレータ (CMP) 63の出力を印加する。コンパレータ 6 3 は、再生搬送波 f cuおよび

「czの大小を比較するものであり、そのために V 偏波系の分周器($1/\alpha$)611 および 1/V変調器 621 が設けられる。 H 偏波系にもそれぞれ対応す る回路部分612 および622 が設けられる。例えば $1/\alpha$ 1 に $1/\alpha$ 2 に $1/\alpha$ 3 に $1/\alpha$ 4 に $1/\alpha$ 4 に $1/\alpha$ 5 に $1/\alpha$ 6 に $1/\alpha$ 6 に $1/\alpha$ 6 に $1/\alpha$ 6 に $1/\alpha$ 7 に $1/\alpha$ 8 に $1/\alpha$ 9 に

第5図は座標回転器の具体例を示す図である。 座標回転器(ROT) 44 (54) は V 偏波系のもの (44) も、 H 偏波系のもの (54) も同一構成であるので、 V 偏波系について述べると、主識別部 (A \neq D) 12 は、 第1 復調信号 S 11 およびクロック C K 1 を受信し、 復号 S 11 は \neq チャネルの信号 なまりで現テータ(第3図のDT 1)を生成する。な信号 なまりで現テータによる。この信号 S 11 を、の信号 S 11を、のである。そこで、この信号 S 11を、周しいなされたな座標系(X、Y)で規定される信号に変換公式は、

> $X = x \cos \theta + y \sin \theta$ $Y = -x \sin \theta + y \cos \theta$

である。ここに cos θ , sin θ は第 4 図の周波数 差検出部 3 1 より供給される。第 5 図中、M は掛 算器、A は和算器、S は引算器である。

第 6 図はトランスパーサル形フィルタの一般形を示す図であり、第 5 図における干渉雑音キャンセラ 4 5 (55) の基本構成を、 X 側(Y 側も全く同一)について示す。第 6 図において、 w 1 、 w 2 ・ w 3 ・・・ w n はタップ係数であり、各掛算器 Mで入力 X と掛算され、さらにこれらの総和が加算器 (Σ) より出力される。なお、タップ係数w 1 ・ w 2 ・・・ は、第 1 図の右側(受信側)のDATA 1 およびDATA 2 の形成途中で得られる、いわゆる誤差信号ならびに極性信号をもとに決定される。

第7図は第3図の回路の入力段が異なる形式の場合を示す図であり、第3図におけるダウンコンバータ部分(42,52)におけるローカル信号が「aiおよび「azの如く個別に存在する(第3図では一つの「a で両系統共用)。この形式では、「aiと「azが別々であるから、両系統が同時にダウンする事態は可能性としては極めて少なく信頼

度が高い。第3図の形式では「±1つで両系統共用であるから、「±の異常によって両系統が同時 ダウンになってしまう。

しかし、第7図の形式によると、既述の周波数差 Δ ſ のみならず、 ſ a i と ſ a z の周波数差 Δ ſ ′ も考慮しなければならなくなる。 このような場合における周波数差検出部は第4図の構成に変形を加える必要がある。

第8図は他の形式の周波数差検出部の具体例を示す図であり、この検出部81は第4図の検出部31に対し、第7図におけるfmiとfmiの周波数差Δf を考慮にいれたものである。すなわち、第4図の回路部分611、621、612、622、63と対応する回路部分を、fmiとfmiについて、

611′, 621 ′, 612 ′, 622 ′, 63′として設け、かつ、コンパレータ 6 3 および 6 3′からの比較結果(極性と大きさをもつ)の和をとる加算器 8 2 と、第 4 図の回路部分 6 4 と対応する回路部分を、「a」と「a」について 6 4′として設け、かつ、ミキサ 6 4 および 6 4′からの差出力(極

性と大きさをもつ)の和をとる加算器 8 3 とが設けられる。動作は基本的に第 4 図の場合と同じである。

(発明の効果)

以上説明したように本発明によれば、ダイオードミキサの如き大形のアナログ部品からなる復調器 (DEN)を増やすことなく、LSI化に適した復調回路が実現される。

4. 図面の簡単な説明

第1図は本発明に係る復調回路の原理構成を示す図、

第2図は第1図における送信側の一例を示す図、 第3図は本発明に係る復調回路の詳細例を示す 図、

第4図は復調回路内の周波数差検出部の具体例 を示す図、

第5図は座標回転器の具体例を示す図、

第6図はトランスパーサル形フィルタの一般形を示す図、

第7図は第3図の回路の入力段が異なる形式の 場合を示す図、

第8図は他の形式の周波数差検出部の具体例を 示す図である。

図において、

. 10…第1系統、 11,21…復調部、


12,22…主識別部、13,23…副識別部、

14,24…補償部、 15,25…加箕部、

16,26…クロック再生部、


20…第2系統、 30…復調回路、


3 1 … 周波数差検出部。




本発明に係る復調回路の原理構成を示す図

第 1 図








第 4 図

座標回転器の具体例を示す図


第 5 図

4/6/05, EAST Version: 2.0.1.4




トランスパーサル形フィルタの一般形を示す図

第 6 図



第3図の回路の入力段が異なる形式の場合を示す図

第 7 図



他の形式の周波数差検出部の具体例を示す図

第 8 図

-250-

4/6/05, EAST Version: 2.0.1.4

PTO 05-0461

CY=JA DATE=19891124 KIND=A PN=01-291540

DEMODULATION CIRCUIT [Fukucho Kairo]

Yoshitami Aono, et al.

UNITED STATES PATENT AND TRADEMARK OFFICE Washington, D.C. November 2004

Translated by: FLS, Inc.

PUBLICATION COUNTRY	(19):	JP
DOCUMENT NUMBER	(11):	1-291540
DOCUMENT KIND	(12):	A
PUBLICATION DATE	(43):	19891124
APPLICATION NUMBER	(21):	63-120517
APPLICATION DATE	(22):	19880519
INTERNATIONAL CLASSIFICATION	(51):	H04J 11/00
INVENTOR	(72):	AONO, YOSHITAMI; IWAMATSU, TAKANORI; SAITO, MASAKATSU
APPLICANT	(71):	FUJITSU CO., LTD.
TITLE	(54):	DEMODULATION CIRCUIT
FOREIGN TITLE	(54A):	FUKUCHO KAIRO

1. Title of the Invention

Demodulation circuit

2. Claims

1. A demodulation circuit comprised of a demodulation circuit wherein the primary and secondary modulation signals (S1, S2) are received from the transmission side (SND) modulated by the primary and secondary intermediate frequency (f_{1F1} , f_{1F2}), and demodulation is conducted using the primary and secondary playback carrier waves (f_{c1} , f_{c2}); and the primary and secondary demodulation data (DT1, DT2) from the primary and secondary demodulation part (11, 21) as well as their demodulated primary and secondary demodulation signals (S11, S21) is divided into primary and secondary systems (10, 20) that have primary and secondary main identification parts (12, 22) for playback;

wherein there is a frequency variance detector (31) that detects the variance in frequency (Δf) between the primary and secondary playback carrier frequencies (f_{c1} , f_{c2});

wherein the aforementioned primary system (10) is equipped with a primary auxiliary identification part (13) that digitally converts the secondary demodulation signals (S21) from the secondary demodulation part (21) using the synchronized clock (CK1) into primary playback carrier waves (f_{cl}); a primary compensation part (14) that compensates according to the variance in frequency (Δf) relative to the primary auxiliary identification signals (S13) from the primary auxiliary identification part (13); and a primary addition part (15) that adds the output of the primary compensation part (14) to the primary

Numbers in the margin indicate pagination in the foreign text.

demodulation data (DT1) and removes the primary system (10) interference from the secondary system (20); and

wherein the aforementioned secondary system (20) is equipped with a secondary auxiliary identification part (23) that digitally converts the primary demodulation signals (S11) from the primary demodulation part (11) using the synchronized clock (CK2) into secondary playback carrier waves (f_{c2}); a secondary compensation part (24) that compensates according to the variance in frequency (Δf) relative to the secondary auxiliary identification signals (S23) from the secondary auxiliary identification part (23); and a secondary addition part (25) that adds the output of the secondary compensation part (24) to the secondary demodulation data (DT2) and removes the secondary system (20) interference from the primary system (10).

/244

3. Detailed Explanation of the Invention [Summary]

This relates to a demodulation circuit comprised of a demodulation circuit wherein the primary and secondary modulation signals are received from the transmission side modulated by the primary and secondary intermediate frequency, and demodulation is conducted using the primary and secondary playback carrier waves; and the primary and secondary demodulation data from the primary and secondary demodulation part as well as their demodulated primary and secondary demodulation signals is divided into primary and secondary systems that have primary and secondary main identification parts for playback.

The objective is to present a demodulation circuit that can be digitized, and has a simple structure.

This structure is comprised of a frequency variance detector that detects the variance in frequency between the primary and secondary playback carrier frequencies; wherein the aforementioned primary system is equipped with a primary auxiliary identification part that digitally converts the secondary demodulation signals from the secondary demodulation part using the synchronized clock into primary playback carrier waves; a primary compensation part that compensates according to the variance in frequency relative to the primary auxiliary identification signals from the primary auxiliary identification part; and a primary addition part that adds the output of the primary compensation part to the primary demodulation data and removes the primary system interference from the secondary system; and wherein the aforementioned secondary system is equipped with a secondary auxiliary identification part that digitally converts the primary demodulation signals from the primary demodulation part using the synchronized clock into secondary playback carrier waves; a secondary compensation part that compensates according to the variance in frequency relative to the secondary auxiliary identification signals from the secondary auxiliary identification part; and a secondary addition part that adds the output of the secondary compensation part to the secondary demodulation data and removes the secondary system interference from the primary system.

[Industrial Field of the Invention]

This invention relates to a demodulation circuit for classification into a primary system that has primary modulation signals received from the transmission side modulated by the primary intermediate frequency, and demodulation conducted using the primary

playback carrier waves; and a primary main identification part for playback of primary data from the primary demodulation part and their demodulated primary demodulation signals; as well as a secondary system that has secondary modulation signals received from the transmission side modulated by the secondary intermediate frequency, and demodulation conducted using the secondary playback carrier waves; and a secondary main identification part for playback of secondary data from the secondary demodulation part and their demodulated secondary demodulation signals.

There have been many methods tested to increase the efficiency of frequencies used for digital wireless transmission systems such as the multi-level OAM. One method is to add OAM multi-level numbers such as 4>8>16.... Another method is to transmit by separating into primary systems and secondary systems. This invention is based on the latter method. For example, the primary system utilizes V (vertical) polarization while the secondary system utilizes H (horizontal) polarization, to form co-channel transmission. A different format utilizes either V or H polarization. With a primary frequency band as the primary system and a secondary frequency band as the secondary system, one of these primary and secondary frequency bands is a high frequency band while the other is a low frequency band. With either of these, the primary system and secondary system are both comprised of an I (In-phase) channel and a Q (quadrature) channel. The following description gives examples for co-channel transmission of V and H polarized waves for the primary and secondary systems.

[Existing Art]

This co-channel transmission is subject to problems with interference between the primary and secondary systems, specifically with V polarized wave interference on H polarized waves and H polarized wave interference on V polarized waves. This interference can increase rapidly due to fading, which increases the rate of data transmission errors.

A mechanism is necessary to eliminate the interference from one system to the other. Interference elimination mechanisms available at the present time include a mechanism for local synchronization and a mechanism for local asynchronization. The former involves a mechanism for local synchronization that transmits local signals converted from one system (change in frequency) to another system. Both systems require the local signals to be consistent. In other words, if the /245 local signals of one system are abnormally generated, this is promptly relayed to the other system and causes the system to go down. This compromises the reliability of the system. There are none of these problems in this invention, as it involves the latter, a mechanism for local asynchronization.

[Problems this Invention is to Solve]

To eliminate interference using a local asynchronization format, this invention involves an auxiliary secondary system for the primary demodulation part and an auxiliary secondary system for the secondary demodulation part. Each auxiliary demodulation part (demodulation parts generally based on existing demodulation parts) demodulates signals received from the other side. The output of these auxiliary demodulation parts is input to the auxiliary identification part where

compensation signals are generated to eliminate interference. However, with this method, there is a significant amount of hardware for the demodulation part so there is a problem in that the demodulation circuit cannot be made compact. Also, the demodulation part is typically constructed of a diode mixer so there is an increase in the amount of analog parts and then problems arise with the LSI demodulation circuit.

The objective of this invention is to present a demodulation circuit that can be digitized, and has a simple structure.

[Means of Solving these Problems]

Figure 1 shows the principle structure of demodulation circuit relating to this invention. In this figure, the demodulation circuit 30 is divided into the primary system 10 (top half) and the secondary system (bottom half). With co-channel transmission, the primary system 10 is a V polarized wave system while the secondary system 20 is an H polarized wave system. The original DATA1 is converted to primary demodulated signals S1 by the primary modulator MOD1 in the primary intermediate frequency f_{1F1} on the transmission side SND and then applied to the primary system 10 of the demodulation circuit 30 on the receiving side. In this same manner, the original DATA2 is converted to secondary demodulated signals S2 by the secondary modulator MOD2 in the secondary intermediate frequency f_{1F2} on the transmission side SND and then applied to the secondary system 20 of the demodulation circuit 30 on the receiving side.

First, the frequency variance detector 31 is installed inside the demodulation circuit 30. The frequency variance is the difference between the primary playback carrier waves \mathbf{f}_{c1} of the primary and

secondary systems 10, 20 and the secondary playback carrier waves \mathbf{f}_{c2} (Δf). Existing methods are used to playback these carrier frequencies so the figure has been abbreviated. There is a primary demodulation part (DEM) 11 for the primary system 10 and the demodulated primary demodulation signal S11 is applied to the primary main identification part (A/D). The identification part 12 is A/D (Analog/Digital) compatible so the primary demodulation data DT1 is generated.

The structure of this primary system 10 is identical to the secondary system 20, with a secondary demodulation part 21 that outputs the secondary demodulation signals S21 and a secondary main identification part 22 that generates the secondary demodulation data DT2. The primary and secondary main identification parts 12, 22 conduct the identification operation on the primary and secondary clocks CK1, CK2. These clocks are synchronized to the DATA1, DATA2. There are clock playback parts (BTR: Bit Timing Recovery) 16, 26 that are commonly known.

The special structures in this invention include the primary auxiliary identification part 13 that digitally converts the secondary demodulation signals S21 from the secondary demodulation part 21 using the synchronized clock CK1; the primary compensation part 14 that compensates according to the variance in frequency Δf relative to the primary auxiliary identification signals S13 from this output; and the primary addition part 15 that adds the output of the primary compensation part 14 to the primary demodulation data DT1.

The aforementioned structure is identical for the secondary system 20. There is a secondary auxiliary identification part 23 that identifies the primary demodulation signals S11 from another system,

a secondary compensation part 24 that compensates according to the variance in frequency Δf relative to these secondary auxiliary identification signals S23 and an addition part 25 that adds the compensation output to the secondary modulation data DT2 from the secondary auxiliary identification part 23. The addition part 15 and 25 output is subject to specific processing (not shown in the figures) to obtain the playback DATA1 and DATA2.

[Operation] /246

To eliminate the interference of the secondary system 20 on the primary system 10, the demodulation signals on the secondary system 20, specifically the secondary demodulation signals S21, are introduced to the primary system 10 and the demodulation data of the secondary demodulation signals \$21 is obtained as \$13 via the primary main identification part 12 and the other primary auxiliary identification part 13. This demodulation data \$13 is obtained by the clock CK1 in the primary system 10, included in future demodulation data DT1 and is equivalent to the interference from the secondary system 20. In reality, this interference (including the DT1) is perfectly uniform with the primary demodulation data \$13. The secondary demodulation signals \$21 from the secondary system 20 input to the primary auxiliary identification part 13 are demodulated as secondary system 20 playback carrier waves f_{c1} , f_{c2} . Generally, the frequency of the primary and secondary playback carrier waves fc1, fc2 are not perfectly uniform. A variance of several hundred Hz cannot be avoided. This is the aforementioned frequency variance (Δf).

With this frequency variance (Δf) , the primary auxiliary identification signals S13 shown on the secondary system 20

coordinates are converted to primary auxiliary identification signals, namely compensation signals shown on the primary system 10 coordinates. This coordinate conversion is performed on the primary compensation part 14 and the interference from the secondary system added to the primary demodulation data DT1 via the primary addition part 15 is eliminated. Here, coordinates refers to the coordinates of the intersecting I channel and Q channel.

The above structure is applied to the secondary system 20 in the same manner.

There is none of the increase in demodulation part hardware mentioned earlier and the demodulation circuit can be easily made into an integrated circuit. This is because the auxiliary identification parts 13, 23, compensation parts 14, 24, and addition parts 15, 25 are all constructed using simple logic circuits.

[Embodiment Examples]

Figure 2 shows one example of the transmission side in Fig. 1. There are no special features of this invention on the transmission side SND. In the figure, the original data DATA1, DATA2 and modulator (MOD1, MOD2) are as stated earlier. The signals from the modulator are transmitted from the antenna ANT to the receiver via the IF (intermediate frequency) > microwave (μ -waves) converter and high output amplifier (HPA) after conversion (local signals f_{S1} , f_{S2}). MOD1 and MOD2 are processed as I channel and Q channel signals.

Figure 3 shows a detailed example of the demodulation circuit relating to this invention. After the modulated signals (S1, S2 in Fig. 2) received by the antenna ANT were applied to the low noise amp (LNA) 41, 51, they became intermediate frequency signals after conversion

(local signal f_S) by the $\mu\text{-IF}$ converter 41, 52. The rest of this structure is basically the same as that found in Fig. 1. This embodiment example is shown using the V polarized wave and H polarized wave systems as the primary and secondary systems (10, 20).

The primary compensation part (COM) 14 shown in the demodulation circuit 30 is shown as the coordinate rotator (ROT) 44, 45 in Fig. 3. The secondary compensation part 24 is also shown as ROT 54, 55.

Specific examples of the ROT follow.

There are INC (interference noise canceller) 45, 55 installed at each stage of the ROT 44, 54 and inputs made via these to the addition part 15. The structure of these INC is nearly identical to the standard transversal unit. The transversal unit is inserted between the main identification part (A/D) 12, 22 and the addition part 15, 25 as the EQL 43, 53 in Fig. 3.

Figure 4 shows a specific example of frequency variance detector in the demodulation circuit. The frequency variance detector 31 detects the frequency variance Δf of the playback carrier waves f_{C1} , f_{C2} and inputs this into the coordinate rotator (ROT) 44, 45 in a form suitable for the circuit in the next stage, such as $\sin\theta$ signals and $\cos\theta$ signals. The $\sin\theta$ and $\cos\theta$ are generated by the ROM 71, 72 and the up/down (U/D) counter 70 that outputs the address for accessing /247 the memory. The memory 71, 72 and counter 70 form a so-called infinite converter.

The frequency variance Δf of the aforementioned f_{c1} , f_{c2} is output as the mixer 64 beat signal and after conversion to a digital signal using the CMP 65, is applied to the clock terminal CLK on the counter 70 via the forwarder (66, 67, 68). Symbol 66 is the frequency-voltage

converter, 67 is the P-magnitude multiplier and 68 is the V>f converter. The forwarder determines if the Δf is several hundred Hz and used for enhancing the resolution. If P reaches m on the counter 70, (m bit counter), $P=2^m$.

The amount of rotation in the coordinate system that corresponds to the changes in frequency variance Δf is output as $\sin\theta$ signals and $\cos\theta$ signals. In this case, clockwise or counterclockwise rotation of this coordinate system must be determined and the comparator CMP 63 output is applied to the counter 70 up/down (U/D) control input. The comparator 63 compares the size of the playback carrier waves f_{C1} , f_{C2} , and is equipped with a V polarized wave demultiplier (1/n)611 and f/V converter 621. There is a circuit element 612, 622 to handle the H polarized waves. For example, if $f_{C1} > f_{C2}$, the U/D counter 70 increases while if $f_{C1} < f_{C2}$, the U/D counter 70 decreases.

Figure 5 shows a specific example of the coordinate rotator. The coordinate rotator (ROT) 44 (54) has the same structure for the V polarized wave unit (44) and the H polarized wave unit (54). Thus, with V polarized waves, the main identification part (A/D) 12 receives primary demodulation signals $\mathbf{S11}$ and clock $\mathbf{CK1}$ and generates demodulation data (DT1 in Fig. 3). Signals $\mathbf{S11}$ include I channel and Q channel signals. These signals $\mathbf{S11}$ are designated using coordinates (x,y). These signals $\mathbf{S11}$ are converted to signals with new coordinates (X,Y) by rotating only θ to compensate for the frequency variance $\Delta \mathbf{f}$. The conversion formula is:

 $X = x \cos \theta + y \sin \theta$

 $Y=-x \sin \theta + Y \cos \theta$

Here, $\cos \theta$, $\sin \theta$ are supplied by the frequency variance detector 31

in Fig. 4. In Fig. 5, M is the multiplier, A is the adder and S is the subtractor.

Figure 6 shows the general format for the transversal filter. The basic structure of the interference noise canceller 45 (55) in Fig. 5 shows the X side (the Y side is identical). In Fig. 6, w1, s2, w3...wn are tap coefficients, multiplied by input X via each multiplier M. These totals are output by the adder (Σ) . The tap coefficients w1, w2... are obtained while generating the DATA1 and DATA2 on the right side (receiving side) of Fig. 1 and determine the basis for the so-called error signals and polarity signals.

Figure 7 shows when the input steps for the circuit in Fig. 3 are different, where the local signals \mathbf{f}_{R1} , \mathbf{f}_{R2} are separated for the down converter (42, 52) (in Fig. 3, one \mathbf{f}_R is used for both systems). Here, since are \mathbf{f}_{R1} and \mathbf{f}_{R2} are separate, there is an extremely small probability of both systems being down simultaneously so the reliability is excellent. Since one \mathbf{f}_R is used for both systems in Fig. 3, both systems can be down simultaneously due to \mathbf{f}_R errors.

With the configuration in Fig. 7, the aforementioned frequency variance Δf and the frequency variance $\Delta f'$ of f_{R1} , f_{R2} must be taken into consideration. In this case, it is necessary to add a frequency variance detector to the structure in Fig. 4.

Figure 8 shows another specific example of a frequency variance detector in the demodulation circuit. This detector 81 includes the frequency variance $\Delta f'$ of f_{R1} , f_{R2} from Fig. 7 with the detector 31 in Fig. 4. The circuit elements corresponding to circuit elements 611, 621, 612, 622, 63 in Fig. 4 are 611', 621', 612', 622', 63' for the f_{R1} , f_{R2} . The adder 82 takes the sum of the comparison results (the size

of the polarity) from the comparator 63, 63'. The circuit elements corresponding to circuit elements 64 in Fig. 4 are 64' for f_{R1} , f_{R2} . The adder 83 takes the sum of the variance output from the mixer 64, /248 64'. The operation is basically the same as that shown in Fig. 4. [Effect of this Invention]


As clearly shown in the description above, this invention realizes a demodulation circuit that corresponds to LSI and one where a demodulator (DEM) comprised of large analog parts such as a diode mixer can be easily added.

4. Brief Description of the Figures

Figure 1 shows the principle structure of the demodulation circuit relating to this invention. Figure 2 shows one example of the transmission side in Fig. 1. Figure 3 shows a detailed example of the demodulation circuit relating to this invention. Figure 4 shows a specific example of a frequency variance detector in the demodulation circuit. Figure 5 shows a specific example of a coordinate rotator. Figure 6 shows the general format for the transversal filter. Figure 7 shows when the input steps for the circuit in Fig. 3 are different. Figure 8 shows another specific example of a frequency variance detector in the demodulation circuit.


In the figures,

- 10...Primary system; 11, 21...Modulation part;
- 12, 22...Main identification part; 13, 23...Auxiliary identification part; 14, 24...Compensation part; 15, 25...Addition part; 16, 26...Clock playback part; 20...Secondary system; 30...Demodulation circuit; 31...frequency variance detector.



[Figure 1]
Principle Structure of Demodulation Circuit Relating to This Invention

- 10...Primary system
- 14, 24...Compensation circuit
- 20...Secondary system
- 15, 25...Addition part
- 11, 21...Modulation part
- 16, 26...Clock playback part
- 12, 22...Main identification part
- 30...Demodulation circuit
- 13, 23...Auxiliary identification part
- 31...Frequency variance detector



[Figure 2]
One Example of the Transmission Side in Figure 1

[Figure 3]
Detailed Example of the Demodulation Circuit Relating to This Invention

[Figure 4]
Specific Example of the Frequency Variance Detector in the Demodulation Circuit 70...counter

[Figure 5]
Specific Example of Coordinate Rotator




Figure 6




Figure 7




Figure 8

[Figure 6]
General Format for Țransversal Filter

[Figure 7] When the Input Steps for the Circuit in Figure 3 are Different

[Figure 8]
Another Specific Example of the Frequency Variance Detector in the Demodulation Circuit 70 counter

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.